PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-328948

(43) Date of publication of application: 30.11.1999

(51)Int.CI.

G11C 11/401 G11C 11/41

(21)Application number: 10-133684

(71)Applicant : NEC CORP

(22)Date of filing:

15.05.1998

(72)Inventor: ISHIKAWA TORU


(54) SEMICONDUCTOR MEMORY HAVING SERIAL-PARALLEL CONVERTING FUNCTION

(57)Abstract:

PROBLEM TO BE SOLVED: To provide the

semiconductor memory having a higher speed serialparallel converting function by shortening the periods of data input output.

SOLUTION: Data inputted serially are converted into parallel data and written into memory arrays 5 and 6. Then, the data are read from the memory arrays 5 and 6 in parallel and outputted in serial. The device is provided with the memory array 6, to which data inputting and outputting are performed at a high speed, and the memory array 5 to which data inputting and outputting are conducted in a normal speed. The memory array 6 stores the data inputted at the last and the data outputted at the first.



LEGAL STATUS

[Date of request for examination]

15.05.1998

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3312594

[Date of registration]

31.05.2002

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-328948

(43)公開日 平成11年(1999)11月30日

(51) Int.Cl.⁶

微別記号

ΡI

G11C 11/34

362C

301D

G11C 11/401

11/41

審査請求 有 請求項の数7 OL (全 5 頁)

(21)出職番号

特膜平10-133684

(71)出職人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(22)出顧日

平成10年(1998) 5月15日

(72)発明者 石川 透

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 平田 忠雄

(54) 【発明の名称】 シリアルーパラレル変換機能付き半導体配像装置

(57)【要約】

【課題】 データの入出力の周期を短くして、より高速なシリアルーパラレル変換機能付き半導体記憶装置を提供する。

【解決手段】シリアルに入力されたデータをパラレルに変換してメモリアレイ5、6に書き込み、メモリアレイ5、8からパラレルにデータを読み出してシリアルに出力する。データの入出力が高速なメモリアレイ6と、データの入出力が通常の速度のメモリアレイ5とを備え、メモリアレイ6は、最後に入力されるデータ及び最初に出力されるデータを記憶する。



10

【特許請求の範囲】

【請求項1】複数のメモリアレイからパラレルにデータを読み出して、シリアルに出力するシリアルーパラレル変換機能付き半導体配憶装置において、 最初に出力するデータを配憶する第1のメモリアレイと、

前記最初に出力するデータより後に出力されるデータを 記憶する第2のメモリアレイとを備え、

前記第1のメモリアレイは、前記第2のメモリアレイよりも前記データを読み出す速度が高速であることを特徴とするシリアルーパラレル変換機能付き半導体記憶装置。

【請求項2】シリアルに入力されたデータをパラレルに 変換して複数のメモリアレイに書き込むシリアルーパラ レル変換機能付き半導体記憶装置において、

最後に入力したデータを記憶する第1のメモリアレイと、

前記最後に入力したデータより先に入力したデータを記憶する第2のメモリアレイとを備え、

前記第1のメモリアレイは、前記第2のメモリアレイよりも前記データを書き込む速度が高速であることを特徴 20 とするシリアルーパラレル変換機能付き半導体記憶装置。

【請求項3】シリアルに入力されたデータをバラレルに 変換して複数のメモリアレイに書き込み、前記複数のメ モリアレイからパラレルに前記データを読み出してシリ アルに出力するシリアルーパラレル変換機能付き半導体 記憶装置において、

前記データの入出力が高速な第1のメモリアレイと、 前記データの入出力が前記第1のメモリアレイより低速 な第2のメモリアレイとを備え、

前記第1のメモリアレイは、最後に入力されるデータ及び最初に出力されるデータを記憶することを特徴とするシリアルーパラレル変換機能付き半導体記憶装置。

【請求項4】前記第1のメモリアレイは、クロック信号の「1」によって活性化される入力回路を介してシリアルデータ入力ラインに接続された書込みポートと、クロック信号の「1」によって活性化される出力回路を介してシリアルデータ出力ラインに接続された読出しポートを有する構成の請求項3記載のシリアルーパラレル変換機能付き半導体記憶装置。

【請求項5】前記第2のメモリアレイは、クロック信号の「0」によって活性化されることによりシリアルデータ入力ラインからデータを入力する入力回路、及びクロック信号の「0」によって活性化されることにより前記入力回路から出力されるデータをラッチするラッチ回路を介して前記シリアルデータ入力ラインに接続された書込みポートと、クロック信号の「1」の読出しデータをラッチするラッチ回路、及びクロック信号の「0」によって前記ラッチ回路にラッチされた前記読出しデータを出力する出力回路を介してシリアル出力ラインに接続さ

れた読出しポートを有する構成の請求項3記載のシリアルーパラレル変換機能付き半導体記憶装置。

【請求項8】前記第1のメモリアレイの書込み用セットアップ時間と、前記入力回路の動作遅延時間の和が、前記クロック信号の周期の約1/2である構成の請求項4記載のシリアルーパラレル変換機能付き半導体記憶装置。

【静求項7】前記第1のメモリアレイの読出し遅延時間と、前記出力回路のセットアップ時間の和が、前記クロック信号の周期の約1/2である構成の請求項5記載のシリアルーパラレル変換機能付き半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、内部メモリからデータをパラレルに読み出してシリアルに出力し、データをシリアルに入力してパラレルに内部メモリに書き込むシリアルーパラレル変換機能付き半導体記憶装置に関し、特に、内部メモリへの書込み速度及び内部メモリからの読出し速度を改善したシリアルーパラレル変換機能付き半導体記憶装置に関する。

[0002]

【従来の技術】近年、コンピュータなどにおいて、半導体記憶装置を使用したメモリ部の高速化にともなって、内部メモリから多くのデータを一度に読み込んでそのデータをシリアルに出力し、また逆にデータをシリアルに入力してパラレルに内部メモリに書き込むようなシリアルーパラレル機能を含む半導体記憶装置が増えている。【0003】上述のような半導体記憶装置において、たとえば、ラムバス(RAM BUS)DRAMの場合は、1×8でシリアルーパラレルの変換をしており、DDR(Double Data Rate)などのDRAMでは、1×2のシリアルーパラレル変換をしている。

[0004]

30

【発明が解決しようとする課題】しかしながら、従来のシリアルーパラレル変換機能付き半導体記憶装置によれば、パラレルデータとして内部メモリに記憶されているデータのうち最初にシリアルデータとして出力するデータを内部メモリから読み出すときに一番アクセス的に厳しくなり、また、入力したシリアルデータをパラレルデータに変換して内部メモリに書き込む場合、最後のシリアルに書き込むデータが一番アクセス的に厳しくなるため、それに合わせてデータを入出力するクロックの周期を長くする必要があった。

【0005】従って、本発明の目的は、データを入出力するクロックの周期を短くして、書込み速度及び読出し速度を高速にしたシリアルーバラレル変換機能付き半導体配憶装置を提供することである。

[0006]

って前記ラッチ回路にラッチされた前記読出しデータを 【課題を解決するための手段】本発明は、以上に述べた 出力する出力回路を介してシリアル出力ラインに接続さ 50 目的を実現するため、複数のメモリアレイからパラレル にデータを読み出して、シリアルに出力するシリアルーパラレル変換機能付き半導体記憶装置において、最初に出力するデータを記憶する第1のメモリアレイと、最初に出力するデータより後に出力されるデータを記憶する第2のメモリアレイとを備え、第1のメモリアレイは、第2のメモリアレイよりもデータを読み出す速度が高速であることを特徴とするシリアルーバラレル変換機能付き半導体記憶装置を提供する。

【0007】また、上記目的を実現するため、シリアル に入力されたデータをバラレルに変換して複数のメモリアレイに書き込むシリアルーバラレル変換機能付き半導体記憶装置において、最後に入力したデータを記憶する第1のメモリアレイと、最後に入力したデータより先に入力したデータを記憶する第2のメモリアレイとを備え、第1のメモリアレイは、第2のメモリアレイよりもデータを書き込む速度が高速であることを特徴とするシリアルーバラレル変換機能付き半導体記憶装置を提供する。

【0008】更に、上記目的を実現するため、シリアルに入力されたデータをパラレルに変換して複数のメモリアレイに書き込み、複数のメモリアレイからパラレルにデータを読み出してシリアルに出力するシリアルーパラレル変換機能付き半導体記憶装置において、データの入出力が高速な第1のメモリアレイと、データの入出力が第1のメモリアレイより低速な第2のメモリアレイとを備え、第1のメモリアレイは、最後に入力されるデータ及び最初に出力されるデータを記憶することを特徴とするシリアルーパラレル変換機能付き半導体記憶装置を提供する。

[0009]

【発明の実施の形態】以下本発明のシリアルーパラレル 変換機能付き半導体記憶装置を詳細に説明する。

【0010】図1は、本発明のシリアルーバラレル変換 機能付き半導体記憶装置を示す。この半導体記憶装置 は、「0」のクロック信号によって活性化される入力回 路1と、「1」のクロック信号によって活性化される入 力回路2と、「0」のクロック信号によって活性化され るラッチ回路3と、「1」のクロック信号によって活性 化されるラッチ回路4と、「1」のクロック信号によっ て入力Aのデータを選択して出力し、「0」のクロック 40 信号によって入力Bのデータを選択して出力するセレク タ回路7と、書込みポート [Nをラッチ回路3の出力O UTに接続され、読出しポートOUTをラッチ回路4の 入力 I Nに接続された通常の書込み速度および読出し速 度のメモリアレイ5と、書込みポートINを入力回路2 の出力OUTに接続され、読出しポートOUTをセレク タ回路7の入力Aに接続された高速の書込み速度および 読出し速度のメモリアレイ6を有する。ここで、IN 1、IN2、およびIN3は書込み用のデータバスであ

データバスであり、DINはシリアルデータの入力ラインであり、DOUTはシリアルデータの出力ラインであり、C1kはクロック信号の入力ラインである。

【0011】図2は、本発明のシリアルーパラレル変換機能付き半導体記憶装置におけるデータ入出力のタイミングチャートを示す。以下、図1及び図2を参照して、本発明のシリアルーパラレル変換機能付き半導体記憶装置の動作を説明する。

【0012】図1に示したシリアルーパラレル変換機能 付き半導体記憶装置は、1対2(1×2)にシリアルー バラレル変換する機能を有している。とこで、先ずデー タWDO、WD1、WD2、及びWD3のメモリアレイ 5、6へのライト(書込み)の場合について説明する。 入力ラインDINから、ライトデータがWDO、WD 1、WD2、WD3の順に入力され、WD0とWD1及 びWD2とWD3がそれぞれパラレルに変換されてメモ リアレイ5、6に書き込まれる。データのシリアル入力 の単位として最後に書き込まれるWD1及びWD3は、 入力回路2を介して高速のメモリアレイ6に書き込まれ る。データのシリアル入力の単位として最初に書き込ま れるWDO及びWD2は、入力回路1及びラッチ回路3 を介して通常の速度のメモリアレイ5に書き込まれる。 【0013】次に、データRDO、RD1、RD2、及 びRD3のリード (読出し) の場合、高速のメモリアレ イ6から出力されるデータ(RD1、RD3)は、セレ クタ回路7のA側に入力される。また、通常の速度のメ モリアレイ5から出力されるデータ(RDO、RD2) は、ラッチ回路4を介してセレクタ回路7のB側に入力 される。CIkラインから入力されるクロック信号に同 期し、クロック信号が「1」のとき、入力Aのデータ が、クロック信号が「O」のとき、入力Bのデータが選 択されて、セレクタ回路7の出力ラインDOUTからシ リアルに出力される。

【0014】入力回路1、2はクロック同期式であり、クロック信号に対してt1の遅延をもつ。WD0のデータは、クロック信号の立ち下がりからt1後に入力回路1からラッチ回路3に出力され、クロック信号の「0」においてラッチ回路3にラッチされる。WD1のデータは、クロック立ち上がりからt1後に高速のメモリアレイ6に出力される。

【0015】クロック信号に逆相で同期するライト(書込み)信号は「0」でアクティブである。従って、ラッチ回路3にラッチされた入力ラインIN3上のデータWD0はライト信号に対して十分なセットアップ時間がある。それに対して、入力回路2から出力される入力ラインIN2上のデータWD1のセットアップ時間tsw'は、ライト信号の周期の1/2の時間から遅延時間t1を引いた値となる。

1、IN2、およびIN3は書込み用のデータバスであ 【0016】一方、リード(読出し)信号はクロック信り、OUT1、OUT2、およびOUT3は読出し用の 50 号に同相で同期する。通常の速度のメモリアレイ5から

遅延時間 t r dを有してR D O が出力され、高速のメモリアレイ6から遅延時間 t r d を有してR D I が出力される。R D O は、クロック信号の立ち上がりから遅延時間 t 2を有してラッチ回路4にラッチされ、次のクロック信号の立ち下がりでセレクタ回路7の入力Bが選択されて出力ラインD O U T に出力される。これより先に、出力ラインO U T 2上のデータ(R D I)は、クロック信号の立ち上がりによってセレクタ回路7の入力Aが選択されることにより、出力ラインD O U T に出力されている。

【0017】 この例では、高速のメモリアレイ6はリード及びライトともに高速のメモリアレイとしているため、WD0、WD1の順で書き込んだデータは、RD1、RD0と逆の順で出力されている。

【0018】以上、データWD0及びWD1の書込み、 及びRD0、RD1の読出しについて説明したが、デー タWD2及びWD3の書込み、及びRD2及びRD3の 読出しも同様に出力される。

【0019】以上、本発明のシリアルーバラレル変換機能付き半導体記憶装置の動作を説明したが、以下に、本 20 発明のシリアルーバラレル変換機能付き半導体記憶装置における、メモリのクロック周期について説明する。

【0020】前述したように、入力回路1、2のクロック信号からの遅延タイムをt1、ラッチ回路3、4のセットアップタイムをt2、セレクタ回路7のセットアップタイムをt3、メモリアレイ5のライトのセットアップタイムをtsw、メモリアレイ6のライトのセットアップタイムをtsw'(tsw'<tsw)、メモリアレイ6のリードの遅延タイムをtrd'(trd'<trd)、クロック信号の周期をtCLKとする。ここで、メモリアレイ5のセットアップtswより、ラッチ回路3、4のセットアップタイムt2の方が小さい(t2<tsw)。

【0021】以上のような条件において、メモリアレイ 5、6へのデータのライトの周期のリミットについて従来と比較する。従来のシリアルーバラレル変換機能付き半導体記憶装置におけるメモリアレイのセットアップは、一律 t s w であり、最小のクロック周期は、

tCLK/2=t1+tsw となる。

【0022】これに対して、本発明のシリアルーバラレル変換機能付き半導体記憶装置によると、高速のメモリアレイ6のセットアップは、tswからtsw'に改善されたため、最小のクロック周期は、

tCLK/2=tl+tsw' に改善されている。 【0023】次に、メモリアレイ5、6からのデータのリードの周期のリミットについて従来と比較する。従来のシリアルーパラレル変換機能付き半導体記憶装置では、メモリアレイのリード遅延タイム trdと、セレクタ回路7のクロック同期で正しく出力するためのセットアップタイム t 3 とによって、最小クロックが制限されていた。したがって、従来のシリアルーパラレル変換機能付き半導体記憶装置によると、最小クロック周期は、tCLK/2=t3+trd

10 となる。

【0024】これに対して、本発明のシリアルーバラレル変換機能付き半導体記憶装置によると、高速のメモリアレイ6のリード遅延タイムがtrdからtrdに改善されたため、最小のクロック周期は、

tCLK/2=t3+trd' に改善されている。

【0025】以上、本発明の一形態を示したが、1×2のシリアルーパラレル変換機能付き半導体記憶装置のみならず、1×4、1×8のようなシリアルーパラレル変換機能付き半導体記憶装置であってもよい。この場合には、高速のメモリアレイは、それぞれメモリ全体の4分の1、8分の1となり、高速メモリアレイの容量が少なくで済む。

[0026]

【発明の効果】以上述べた通り、本発明のシリアルーパラレル変換機能付き半導体記憶装置によれば、他のメモリアレイに比べ、高速にライトできるメモリアレイを設け、最後に入力するシリアルデータにはその高速ライトアレイを割り当て、また、他のメモリアレイに比べ、高速にリードできるメモリアレイを設け、メモリから最初に出力するシリアルデータには高速リードアレイを割り当てることとしたので、データの入出力の周期を短くして、より高速にデータの入出力を行うことができるようになった。

【図面の簡単な説明】

【図1】本発明によるシリアルーパラレル変換機能付き 半導体記憶装置の実施の一形態を示すブロック図である。

【図2】本発明によるシリアルーバラレル変換機能付き 40 半導体記憶装置におけるデータの書込み及び読出しのタ イミングを示すタイミングチャートである。

【符号の説明】

- 1、2 入力回路
- 3、4 ラッチ回路
- 5、6 メモリアレイ
- 7 セレクタ回路

